低功耗藍牙5.0協議棧
雙核架構,內置32 位 RISC MCU 與 8 位 51 MCU
12KB Data SRAM
CST92P12 是一顆高集成度的低功耗藍牙 SOC 芯片,基于低功耗藍牙 5.0 協議棧。該芯片采用雙核架構, 內置 32 位 RISC MCU 與 8 位 51 MCU。 RISC MCU 主要實現藍牙協議處理, 51 MCU 主要實現用戶應用程序。
高性能的32位RISC CPU
- 32位MCU
- 80KB MaskROM
- 8KB指令RAM,運行補丁程序
- 1T增強型51 MCU
- 16KB指令RAM
- 256字節IRAM
12KB Data SRAM
2KB OTP
單端RFIO
接收靈敏度-93dBm
支持1Mbps數據傳輸速率
發射功率-5~+5dBm
連接模式62uA (連接間隔300ms)
廣播模式60uA (廣播間隔1s)
睡眠模式620nA(32kHz RC OSC, sleep timer and register ON)
發射模式18mA
接收模式17mA
支持24M XTAL
2個標準51定時器
10個雙向I/O口
1個UART接口
1個I2C接口
1個SPI接口
2個PWM輸出
1個10位ADC